EDA 技術(shù)課程教學(xué)改革研究_課程改革

　論文導(dǎo)讀:：技術(shù)是以數(shù)字電子技術(shù)課程知識為基礎(chǔ)。采用項(xiàng)目化教學(xué)方法。課程改革思路。關(guān)鍵詞：EDA 技術(shù)，項(xiàng)目化教學(xué)方法，課程改革

　EDA 技術(shù)是以數(shù)字電子技術(shù)課程知識為基礎(chǔ)，具有較強(qiáng)實(shí)踐性、工程性的專業(yè)課程。將數(shù)字電路設(shè)計(jì)從簡單元器件單元電路設(shè)計(jì)，EWB軟件仿真提到了更高一級的可編程操作平臺(tái)上，進(jìn)一步鞏固和提高學(xué)生電子電路綜合設(shè)計(jì)能力。但是，傳統(tǒng)的教學(xué)模式是將兩門課程分開，先上數(shù)字電路，后上 EDA 技術(shù)，分兩學(xué)期授課。這樣的教學(xué)模式存在弊端，減弱了課程之間的聯(lián)系，降低了學(xué)生對數(shù)字電路理論的認(rèn)識程度。通過對 EDA 技術(shù)課程的教學(xué)改革，以實(shí)訓(xùn)的方式采用項(xiàng)目教學(xué)法，使學(xué)生在較短的時(shí)間內(nèi)掌握 EDA 技術(shù)基礎(chǔ)及其實(shí)驗(yàn)系統(tǒng)，從數(shù)字系統(tǒng)的單元電路，如譯碼器、計(jì)數(shù)器等入手，加深對數(shù)字電路基礎(chǔ)理論的認(rèn)識，逐漸完成數(shù)字系統(tǒng)設(shè)計(jì)。

　1. EDA 技術(shù)及其在教學(xué)中的應(yīng)用 1.1 EDA 技術(shù) EDA 技術(shù)即電子設(shè)計(jì)自動(dòng)化(Electronic DesignAutomation)是以計(jì)算機(jī)為工作平臺(tái)，融合了應(yīng)用電子技術(shù)、計(jì)算機(jī)技術(shù)、信息處理及智能化技術(shù)的最新成果而形成的一門新技術(shù)畢業(yè)論文格式，是一種能夠設(shè)計(jì)和仿真電子電路或系統(tǒng)的軟件工具。采用”自頂向下”的層次化設(shè)計(jì)，對整個(gè)系統(tǒng)進(jìn)行方案設(shè)計(jì)和功能劃分，系統(tǒng)的關(guān)鍵電路用一片或幾片專用集成電路（ASIC）實(shí)現(xiàn)，然后采用硬件描述語言（HDL）完成系

　統(tǒng)行為級設(shè)計(jì)，最后通過綜合器和適配器生成最終的目標(biāo)器件。圖 1為一個(gè)典型的 EDA 設(shè)計(jì)流程。

　圖 1 EDA 設(shè)計(jì)流程圖 1.2 EDA 技術(shù)在教學(xué)中的應(yīng)用 在教學(xué)過程中，EDA 技術(shù)利用計(jì)算機(jī)系統(tǒng)強(qiáng)大的數(shù)據(jù)處理能力，以及配有輸入輸出器件(開關(guān)、按鍵、數(shù)碼管、發(fā)光二極管等)、標(biāo)準(zhǔn)并口、RS232 串口、DAC 和 ADC 電路、多功能擴(kuò)展接口的基于 SRAM 的 FPGA器件 EDA 硬件開發(fā)平臺(tái)，使得在電子設(shè)計(jì)的各個(gè)階段、各個(gè)層次可以進(jìn)行模擬驗(yàn)證，保證設(shè)計(jì)過程的正確性。從而使數(shù)字系統(tǒng)設(shè)計(jì)起來更加容易，讓學(xué)生從傳統(tǒng)的電路離散元件的安裝、焊接、調(diào)試工作中解放出來，將精力集中在電路的設(shè)計(jì)上。同時(shí)，采用 EDA 技術(shù)實(shí)現(xiàn)數(shù)字電路設(shè)計(jì)，不但提高了系統(tǒng)的穩(wěn)定性，也增強(qiáng)了系統(tǒng)的靈活性，方便學(xué)生對電路進(jìn)行修改、升級，讓實(shí)驗(yàn)不在單調(diào)的局限于幾個(gè)固定的內(nèi)容，使教學(xué)更上一個(gè)臺(tái)階，學(xué)生的開發(fā)創(chuàng)新能力進(jìn)一步得到提高。

　2.課程教學(xué)改革實(shí)施 2.1 課程改革思路 課程改革本著體現(xiàn)鞏固數(shù)字電路基礎(chǔ)，掌握現(xiàn)代電子設(shè)計(jì)自動(dòng)化技術(shù)的原則來處理和安排 EDA 技術(shù)教學(xué)內(nèi)容。打破傳統(tǒng)的從 EDA 技術(shù)概述、VHDL 語言特點(diǎn)、VHDL 語句等入手的按部就班的教學(xué)方法，以設(shè)計(jì)應(yīng)用為基本要求，開發(fā)基于工作過程的項(xiàng)目化課程，以工作任務(wù)為中心組織課程內(nèi)容，讓學(xué)生在完成具體項(xiàng)目的過程中來構(gòu)建相關(guān)理論

　知識。將 EDA 技術(shù)分為四個(gè)方面的內(nèi)容，即：可編程邏輯器件、硬件描述語言、軟件開發(fā)工具、實(shí)驗(yàn)開發(fā)系統(tǒng)，其中，可編程邏輯器件是利用 EDA 技術(shù)進(jìn)行電子系統(tǒng)設(shè)計(jì)的載體，硬件描述語言是利用 EDA技術(shù)進(jìn)行電子系統(tǒng)設(shè)計(jì)的主要表達(dá)手段，軟件開發(fā)工具是利用 EDA技術(shù)進(jìn)行電子系統(tǒng)設(shè)計(jì)的智能化的自動(dòng)設(shè)計(jì)工具,實(shí)驗(yàn)開發(fā)系統(tǒng)則是利用 EDA 技術(shù)進(jìn)行電子系統(tǒng)設(shè)計(jì)的下載工具及硬件驗(yàn)證工具。采用項(xiàng)目化教學(xué)方法，以實(shí)訓(xùn)的方式展開，讓學(xué)生在“學(xué)中做，做中學(xué)”。

　2.2 課程改革措施 以電子線路設(shè)計(jì)為基點(diǎn)，從實(shí)例的介紹中引出 VHDL 語句語法內(nèi)容。在典型示例的說明中，自然地給出完整的 VHDL 描述，同時(shí)給出其綜合后的表現(xiàn)該電路系統(tǒng)功能的時(shí)序波形圖及硬件仿真效果。通過一些簡單、直觀、典型的實(shí)例畢業(yè)論文格式，將 VHDL 中最核心、最基本的內(nèi)容解釋清楚，使學(xué)生在很短的時(shí)間內(nèi)就能有效地掌握 VHDL 的主干內(nèi)容，并付諸設(shè)計(jì)實(shí)踐。這種教學(xué)方法突破傳統(tǒng)的 VHDL 語言教學(xué)模式和流程，將語言與 EDA 工程技術(shù)有機(jī)結(jié)合，以實(shí)現(xiàn)良好的教學(xué)效果，同時(shí)大大縮短了授課時(shí)數(shù)。表 1 為課程具體內(nèi)容及實(shí)訓(xùn)學(xué)時(shí)分配。

相關(guān)熱詞搜索：教學(xué)改革 課程改革 課程